這篇文章講述了英特爾（Intel）、三星（Samsung）和台積電（TSMC）在製造互補式場效應電晶體（CFETs）方面的最新進展。CFET是一種堆疊式的3D結構，將用於CMOS邏輯電路中的nFETs和pFETs疊加在一起，具有極高的晶體管密度。這項技術被視為摩爾定律發展路線圖的下一站。
- 英特爾的創新：英特爾早在2020年就在國際電子器件會議（IEDM）展示了CFET的早期版本。他們的CFET集成了一個簡單的反相器電路，將輸入電壓的邏輯反向作為輸出。英特爾的工程師通過從硅片底部接觸底部晶體管來簡化電路設計，進一步提升了元件的緊湊性和性能。
- 三星的秘密武器：三星展示了更小的48納米和45納米CPP（接觸式多晶間距）的CFET，雖然性能略有下降，但預期製造過程的優化將解決這個問題。三星特別強調了對堆疊式pFET和nFET元件進行電氣隔離的能力，這是通過一種新型乾式蝕刻技術實現的，提高了良品率。
- 台積電的突破：台積電同樣達到了48納米的工業相關間距，其CFET設計中包含了一種新型介電層，用於隔離上下兩個元件。他們使用了含鍺量較高的矽鍺材料來加快蝕刻過程，從而在釋放矽納米線之前就建立起隔離層。
總的來說，這三家晶片製造巨頭都在CFET技術上取得了顯著進步，展示了將其應用於未來高密度、高性能晶片的潛力。儘管這些技術預計還需要七到十年才能商業化，但它們無疑是晶體管技術發展的重要里程碑。
內容出處: Intel, Samsung, and TSMC Demo 3D-Stacked Transistors – IEEE Spectrum